CTSD ADC系列之一:如何改进精密ADC信号链设计

更新日期:2022年08月26日

       摘要 精密信号链设计人员面临着满足中等带宽应用中的噪声性能要求的挑战, 最终往往需要在噪声性能和精度之间进行权衡。缩短产品上市时间并在第一时间就做好设计会增加更多压力。 Duration 本身具有架构优势并简化了信号链设计, 从而减小了解决方案尺寸并帮助客户缩短最终产品的上市时间。为了说明它们自身的架构优势以及它们如何适应各种精密中带宽应用, 我们将深入研究信号链设计, 让设计人员了解该技术的主要优势, 并探索 4134 的精度, 易于设计的特点。简介 在过去的 20 年中, 在许多数字处理应用和算法中, 对所有转换器技术的更高分辨率和精度的需求不断增长。通过使用外部数字控制器, 平均和优化滤波方案等软件技术可以提取并提供更精确的结果, 从而提高有限的分辨率精度。为了减少数字微控制器所需的后处理量, 设计人员可以使用高性能精度。这将减少数字方面的优化时间, 并考虑使用成本较低的微控制器或 .精密应用和市场非常广泛: 工业仪器:振动分析、温度压力应力流量测量、动态信号分析、声学分析 图 1 精密信号链示例 医疗仪器:电生理学、血液分析、心电图 国防应用:声纳、遥测测试和测量:音频测试、硬件循环、通过处理模拟输入信号进行电能质量分析具有电压、电流输出的传感器信号或带宽从直流到数百的反馈控制回路信号。数字输出格式和速率取决于以下数字控制器所需的应用和后处理。通常, 信号链设计人员遵循奈奎斯特采样指南, 将数字控制器的输出数据速率设置为至少两倍于输入频率。大多数允许根据相关信号频带灵活调整输出数据速率。目前可用的, 在它可以与输入信号交互之前涉及几个信号调节阶段。需要围绕特定和个别技术设计和定制具有严格要求的信号调理电路, 以确保能够实现数据表性能。一旦选定, 信号链设计人员的工作就不会结束。通常需要花费大量时间和精力来设计外围设备并进行调整。该公司的设计仿真工具和模型库为设计人员提供技术支持, 帮助他们应对设计挑战。新方法:利用架构简化设计之旅 主要用于音频和高速的架构现在专为精密应用量身定制, 可在利用其独特的信号链简化功能的同时实现高精度。利用这种架构可以减少设计外设的工作量。图 2 显示了使用这种新解决方案实现的高通道密度如何简化并减少 56% 的电流信号链, 这只是图片的一小部分。为了说明技术如何简化信号链设计, 本文重点介绍了现有通用应用信号链中涉及的一些关键挑战, 并演示了如何缓解这些挑战。因此, 我们首先介绍没有任何DC 性能、小尺寸、低延迟和功率扩展。第二种技术选项是离散时间, 其工作原理是样本数量越大, 丢失的信息越少。因此, 采样频率远高于规定的奈奎斯特频率,

这种方案称为过采样。这种架构的另一个优点是可以在感兴趣的频带内最小化由于采样而增加的误差。因此, 出色的直流和交流性能, 但延迟更高。图 2 采用了一种新的、易于使用的小尺寸解决方案。
       图 3 显示了 和 的典型模拟输入带宽, 以及针对不同速度和分辨率的一些常见产品选择。您还可以使用复杂的快速搜索功能来帮助您选择。此外, 现在可以使用一种新型精度。这些基于性能可比, 但在简化整体信号链设计过程方面具有独特优势。这个新系列解决了现有信号链接下来几个设计步骤中的一些更突出的挑战。第二步:输入和接口 输出经过它处理的传感器可能具有非常高的灵敏度。设计人员必须清楚地了解传感器将与之连接的输入结构, 以确保错误不会影响或扭曲实际的传感器信号。传统上, 输入结构被称为开关电容采样保持电路, 如图 4 所示。在每个采样时钟沿, 当采样开关改变其状态时, 它需要支持有限的电流要求来进行充电和放电保持电容到一个新的采样输入值。该电流需要由输入源提供, 在我们讨论的示例中是传感器。此外,

开关本身有一些片上寄生电容会向电源注入一些电荷, 称为电荷注入反冲。这种增加的误差源也需要被传感器吸收, 以免对传感器信号产生不利影响。大多数传感器无法提供这种大小的电流, 表明它们无法直接驱动开关电路。在另一种情况下, 即使传感器能够支持这些电流需求, 传感器的有限阻抗也会在输入端增加误差。
       电荷注入电流是输入的函数, 该电流将在传感器阻抗上引起与输入相关的电压降。如图4所示, 输入错误。在传感器和传感器之间放置一个驱动放大器可以解决这些问题, 如图4所示。现在我们需要为这个放大器设定标准。首先, 放大器应支持充电电流并能够吸收电荷注入反冲。其次, 该放大器的输出需要在采样边沿结束时完全稳定, 以便在对输入进行采样时不会增加误差。这意味着放大器应​​该能够提供瞬时电流阶跃, 映射为具有高压摆率, 并为这些瞬态事件提供快速稳定响应, 映射为具有高带宽。满足这些需求变得至关重要, 因为对于设计人员(尤其是处理中带宽应用的设计人员)而言, 一个巨大的挑战是确定合适的放大器。如前所述, 提供了一组仿真模型和精密驱动工具来简化这一步骤, 但对于设计人员来说, 这是实现数据表性能的额外设计步骤。通过使用新的采样技术完全减少了一些新时代低瞬态电流要求, 或使用集成放大器来应对这一挑战。但是这两种解决方案都会限制信号带宽的范围或削弱性能。优点:通过为易于驱动的电阻输入而不是开关电容输入提供一个新选项来解决这个问题。这表明对高带宽、高转换速率放大器没有硬性要求。如果传感器可以直接驱动这个阻性负载, 可以直接接口;否则, 可以在传感器和传感器之间连接任何低带宽、低噪声放大器。图 3 精密架构定位 图 4 开关电容电荷注入反冲传感器, 使用输入缓冲器隔离反冲效应 传统的电压基准输入也是一个开关电容。在每个采样时钟边沿, 基准电压源需要为内部电容充电, 因此需要具有良好建立时间的大开关电流。可用的参考不支持大开关电流要求并且带宽有限。第二个接口挑战是来自这些参考的噪声对噪声。为了滤除这种噪声, 使用一阶电路。一方面, 我们限制基准的带宽以降低噪声, 另一方面, 我们需要快速的建立时间。这是两个相反的要求, 需要同时满足。因此, 请使用低噪声缓冲器来驱动参考引脚, 如图 5 所示。该缓冲器的压摆率和带宽取决于采样频率和分辨率。
       同样, 与我们的精密输入驱动工具一样, 有准电压源缓冲器的工具。与输入一样, 一些新时代的模型也提供集成参考缓冲器选项, 但具有性能和带宽限制。优势:这个设计步骤可以完全跳过, 因为它为驱动阻性负载提供了一种新的简单选择, 而无需如此高带宽、高转换速率缓冲器。带有低通滤波器的参考可以直接连接到参考引脚。第 4 步:使信号链免受干扰 对连续信号进行采样和数字化会导致信息丢失, 称为量化噪声。采样频率和位数决定了架构的性能限制。在解决了参考和输入的性能和接口挑战之后,

下一个难题是将高频干扰噪声折叠到目标低频带宽中的问题。这称为别名或包装。这些进入感兴趣带宽的高频或带外干扰的反射图像会导致信噪比下降。根据采样标准, 采样频率附近的任何音调都会在带内折回, 如图 6 所示, 从而在感兴趣的频带中产生不必要的信息或错误。有关混叠的更多详细信息, 请参阅教程 002 奈奎斯特准则对数据采样系统设计的意义。 Figure 5 Switched Capacitor Charge Injection Kickback to Reference 使用参考缓冲器隔离反冲效应 图 6 带外毛刺别名因采样而折回感兴趣的频带 减轻折返效应的一种解决方案是使用低通滤波器称为抗混叠滤波器, 用于衰减不需要的干扰幅度, 这样当当衰减的干扰信号被折回频带时, 可以保持所需的信噪比。这种低通滤波器通常与驱动放大器集成在一起, 如图 7 所示。在设计这种放大器时, 最大的挑战是在快速建立和低通滤波要求之间找到平衡。另一个挑战是解决方案需要针对每个应用程序的需求进行微调, 这限制了对每个应用程序使用单一平台设计。
       有许多抗混叠滤波器工具旨在帮助设计人员克服这一挑战。优点:这种抗噪性通过固有的混叠抑制功能解决, 这是一个独特的功能。无需使用此技术。因此, 通过轻松直接连接到传感器, 我们有望更接近这一目标。第 5 步:选择时钟频率和输出数据速率 接下来,

让我们讨论两种传统类型的时钟要求。是过采样的, 这意味着采样率高于奈奎斯特采样率。然而, 将过采样数据直接馈送到外部数字控制器会使它因大量冗余信息而过载。在过采样系统中, 使用片上数字滤波器对内核输出进行抽取, 从而导致最终数字输出的数据速率较低, 通常是信号频率的两倍。为此, 设计人员需要计划为内核提供高频采样时钟并设置所需的输出数据速率。最终数字输出将在这个所需的和时钟上提供。数字控制器使用该时钟输入数据。接下来, 我们解决时钟要求, 通常遵循奈奎斯特标准。这里, 采样时钟由数字控制器提供, 它也用作时钟。但是, 由于需要有效控制采样保持时序以实现良好的性能, 因此该时钟的时序灵活性较低, 这也意味着数字输出时序需要尽可能与这些要求保持一致。图 8 和时钟要求 在了解了两种架构的时钟要求之后, 可以看到与之耦合的采样时钟是许多系统中的一个限制因素, 这些系统可以动态漂移或改变或需要调整到模拟频率输入信号。优点:可以与新的异步采样率转换器结合使用, 该转换器可以在任何所需级别对内核进行重新采样。它还使设计人员能够精确设置任意频率, 打破了仅限于采样频率倍数的旧限制。频率和时序要求现在完全在数字接口的功能范围内, 并且与采样频率无关。此功能简化了信号链设计人员的数字隔离设计。第 6 步:与外部数字控制器连接 传统上, 与数字控制器通信有两种数据接口模式。一种类型将充当主机, 提供数字时钟, 并为输入数据确定数字控制器的时钟沿。另一种是管理模式(接收器模式, 其中数字控制器是主控, 提供时钟, 并决定输入数据的时钟沿。从第 5 步开始, 如果设计人员选择, 这将提供时钟, 所以行动作为follower 数字控制器的主控。如果选择, 数字控制器需要提供时钟, 这意味着它将始终配置为托管外设。因此有一个明确的限制:一旦选择了架构, 数字控制器接口仅限于主模式或托管模式。目前, 无论架构如何, 选择接口都没有灵活性。优点:结合新模式使设计人员能够独立配置数据接口模式。这为应用开辟了全新的机会, 无论架构如何, 都可以在适合数字控制器应用的任何模式下配置高性能。连接器件 图 9 显示了传统信号链的构建模块, 其模拟前端包括一个输入驱动器、一个混叠抑制滤波器和一个可以大大简化的参考缓冲器。图 10 显示了一个采用的示例信号链, 它需要大量的设计工作来微调和确定数据表性能。为了简化客户流程, 我们提供了参考设计, 这些参考设计可以重复使用或重新用于这些应用的各种应用。图 10 显示了具有极其简化的模拟输入前端的信号链, 因为其核心在输入和参考端没有开关电容采样器。开关采样器移至内核的后级, 使信号输入和参考输入成为纯电阻。这导致几乎没有样本混叠, 使其成为自己的一类。此外, 这种类型的信号传递函数模拟抗混叠滤波器响应, 这意味着它固有地衰减噪声干扰。借助技术, 它可以简化为一个简单的即插即用组件。总之, 信号链设计得到简化, 同时使系统解决方案具有与传统信号链相同的性能水平, 具有以下优势: 提供具有出色通道间相位匹配的无混叠、低延迟信号链 简化模拟前端, 消除了选择和微调高带宽输入和参考驱动缓冲器的额外步骤, 从而实现更高的通道密度 打破采样时钟功能的障碍 独立控制与外部数字控制器的接口 提高信号链可靠性等级, 这是一个优势减少外围元件 尺寸减少 56%, 为客户缩短上市时间 本系列的下一篇文章将探讨如何帮助简化信号链设计。本系列接下来的几篇文章将更详细地介绍和介绍信号链的概念, 突出信号链的优势, 最后描述如何利用新的 4134 的特性。敬请期待了解更多关于突破和技术的信息。
       帮助简化设计!图 9. 分别使用传统精度和技术的信号链构建模块。图 10. 使用技术和技术的示例信号链

Copyright © 2005-2012 热博rb88(中国)有限公司 rebozhongguoyouxiangongsi ,All Rights Reserved (astrologershivaram.com)